Balenie a chladenie IC je kľúčom k zlepšeniu výkonu čipu
S neustálym zlepšovaním požiadaviek na školenia a odvodenie aplikácií terminálových produktov, ako sú servery a dátové centrá v oblasti AI, sa čip HPC vyvíja v 2,5d/3d IC balení.
Ak si ako príklad vezmeme architektúru balenia 2.5d/3d IC, integrácia pamäte a procesora v klastri alebo 3D stohovaní nahor a nadol pomôže zlepšiť výpočtovú efektivitu; V časti mechanizmu odvádzania tepla môže byť vrstva s vysokou tepelnou vodivosťou zavedená do horného konca pamäte HBM alebo metódou chladenia kvapalinou, aby sa zlepšil príslušný prenos tepla a výpočtový výkon čipu.
Súčasná 2,5d/3d štruktúra balenia IC rozširuje šírku radu jednočipového systému SOC vysokej úrovne, ktorý nie je možné súčasne miniaturizovať, ako je pamäť, komunikačný RF a procesorový čip. S rýchlym rastom aplikácií terminálov, ako sú servery a dátové centrá na trhu s čipmi HPC, je hnacou silou neustáleho rozširovania aplikačných scenárov, ako je školenie AI v teréne) a odvodzovanie, ako sú TSMC, Intel Samsung, Sunmoon a ďalší výrobcovia doštičiek. , IDM výrobcovia a obaly a testovanie OEM a ďalší veľkí výrobcovia sa venovali vývoju príslušnej obalovej technológie.
Podľa smeru zlepšovania architektúry balenia 2.5d/3d IC ju možno zhruba rozdeliť na dva typy podľa zlepšenia nákladov a efektívnosti.
1. Najprv po vytvorení zhluku pamäte a procesorov a pomocou riešenia 3D stohovania sa snažíme vyriešiť problémy, že procesorové čipy (ako CPU, GPU, ASIC a SOC) sú roztrúsené všade a nedokážu integrovať efektivitu prevádzky . Pamäť HBM je ďalej zoskupená a možnosti ukladania a prenosu dát sú navzájom integrované. Nakoniec sú pamäť a procesorový klaster naskladané nahor a nadol v 3D, aby vytvorili efektívnu výpočtovú architektúru, aby sa efektívne zlepšila celková výpočtová efektivita.
2. Antikorózna kvapalina sa vstrekuje do procesorového čipu a pamäte, aby sa vytvorilo kvapalné chladiace riešenie, ktoré sa snaží zlepšiť tepelnú vodivosť tepelnej energie transportom kvapaliny, aby sa zvýšila rýchlosť odvádzania tepla a účinnosť prevádzky.
V súčasnosti architektúra balenia a mechanizmus odvádzania tepla nie sú ideálne a stane sa to dôležitým indexom zlepšenia na zlepšenie výpočtového výkonu čipu v budúcnosti.
