Ako vyriešiť tepelné problémy balenia čipov

  Logické čipy generujú teplo a čím hustejšia je logika a čím vyššie je využitie procesných prvkov, tým väčšie je teplo. ...
Inžinieri hľadajú spôsoby, ako efektívne odvádzať teplo z komplexných modulov.

Umiestnenie viacerých čipov vedľa seba do toho istého obalu môže zmierniť problémy s teplom, ale keďže sa spoločnosti hlbšie ponárajú do stohovania čipov a hustejšieho balenia na zvýšenie výkonu a zníženie spotreby energie, bojujú s novým súborom problémov súvisiacich s teplom.

Pokročilé obalové čipy dokážu nielen uspokojiť potreby vysokovýkonných výpočtov, umelej inteligencie, rastu hustoty energie atď., ale aj problémy s odvodom tepla pokročilého balenia sa stali komplexnými. Pretože horúce miesta na jednom čipe ovplyvnia distribúciu tepla susedných čipov. Rýchlosť prepojenia medzi čipmi je tiež pomalšia v moduloch ako v SoC.

„Predtým, ako sa svet dostal do vecí, ako je viacjadrové, ste sa zaoberali čipom, ktorý mal maximálny výkon asi 150 wattov na štvorcový centimeter, čo bol jednobodový zdroj tepla,“ povedal John Parry, vedúci oddelenia elektroniky a polovodičov Softvér Siemens Digital Industries. Teplo môžete rozptýliť vo všetkých troch smeroch, takže môžete dosiahnuť pomerne vysokú hustotu výkonu. Ale keď máte čip a položíte vedľa neho ďalší čip a potom vedľa neho položíte ďalší čip, "Vzájomne sa zahrievajú. To znamená, že nemôžete tolerovať rovnakú úroveň výkonu pre každý čip, čo spôsobuje, že výzva oveľa náročnejšia."

Toto je jeden z hlavných dôvodov pomalého napredovania 3D-IC stohovania na trhu. Hoci tento koncept dáva zmysel z hľadiska energetickej účinnosti a integrácie – a funguje dobre v 3D NAND a HBM – je to iný príbeh, ak je zahrnutá logika. Logické čipy generujú teplo a čím hustejšia je logika a čím vyššie je využitie procesných prvkov, tým väčšie je teplo. Vďaka tomu je logické skladanie zriedkavé, čo vysvetľuje popularitu 2,5D flip-chip BGA a dizajnov s ventilátorom.

 

 

01 Vyberte si správny balík

Pre dizajnérov čipov existuje veľa možností balenia. Výkon integrácie čipu je však zásadný. Všetky komponenty ako kremík, TSV, medené stĺpiky atď. majú rozdielne teplotné koeficienty rozťažnosti (TCE), čo ovplyvňuje výťažnosť montáže a dlhodobú spoľahlivosť.

Ak otvárate a zatvárate pri vyššej frekvencii, môžete naraziť na problémy s tepelným cyklovaním. Doska s plošnými spojmi, spájkovacie guľôčky a kremík sa rozťahujú a zmršťujú rôznymi rýchlosťami. Preto je normálne vidieť poruchy tepelného cyklovania v rohoch obalu, kde môžu guľôčky spájky prasknúť. Takže by ste tam mohli dať ďalší uzemňovací vodič alebo extra napájací zdroj.

V súčasnosti populárny flip-chip BGA balík s CPU a HBM má plochu asi 2500 štvorcových milimetrov. „Vidíme, že z jedného veľkého čipu sa potenciálne môžu stať štyri alebo päť malých čipov,“ povedal Mike McIntyre, riaditeľ pre manažment softvérových produktov v Onto Innovation. "Takže musíte mať viac I/O, aby ste umožnili tým čipom komunikovať medzi sebou. Takže môžete alokovať teplo.

V konečnom dôsledku je chladenie problém, ktorý možno riešiť na úrovni systému a prichádza s radom kompromisov.

V skutočnosti sú niektoré zariadenia také zložité, že je ťažké jednoducho vymeniť komponenty, aby bolo možné tieto zariadenia prispôsobiť konkrétnej oblasti použitia. To je dôvod, prečo sa mnoho pokrokových baliacich produktov používa pre veľmi veľkoobjemové alebo cenovo elastické komponenty, ako sú serverové čipy.

02 Pokrok v simulácii a testovaní čipových modulov

Inžinieri však hľadajú nové spôsoby, ako vykonať tepelnú analýzu spoľahlivosti obalu pred výrobou balených modulov. Napríklad spoločnosť Siemens poskytuje príklad modulu na báze dual-ASIC, ktorý na viacvrstvový organický substrát v balíku BGA montuje vrstvu redistribúcie ventilátora (RDL). Používa dva modely, jeden pre WLP na báze RDL a druhý pre BGA na viacvrstvových organických substrátoch. Tieto modely balíkov sú parametrické, vrátane vrstvy substrátu a BGA pred zavedením informácií EDA a umožňujú včasné vyhodnotenie materiálu a výber umiestnenia lisovnice. Ďalej sa importovali údaje EDA a pre každý model poskytli materiálové mapy podrobný tepelný popis distribúcie medi vo všetkých vrstvách. Konečná simulácia rozptylu tepla (pozri obrázok 2) zvažovala všetky materiály okrem kovového uzáveru, TIM a materiálov spodnej výplne.

 

  Riaditeľ technického marketingu JCET Eric Ouyang sa pripojil k inžinierom JCET a Meta, aby porovnali tepelný výkon monolitických čipov, viacčipových modulov, 2,5D interposerov a 3D naskladaných čipov s jedným ASIC a dvoma SRAM. Proces porovnávania udržuje prostredie servera, chladič s vákuovou komorou a TIM konštantné. Čo sa týka teploty, 2,5D a MCM fungujú lepšie ako 3D alebo monolitické čipy. Ouyang a kolegovia z JCET navrhli maticu rezistorov a diagram výkonovej obálky (pozri obrázok 3), ktorý možno použiť v ranom návrhu modulu na určenie úrovní vstupného výkonu rôznych čipov a nastavených spojov pred časovo náročnými tepelnými simuláciami. Či sa dá teplota spoľahlivo kombinovať. Ako je znázornené na obrázku, bezpečná zóna zvýrazňuje výkonový rozsah každého čipu, ktorý spĺňa normy spoľahlivosti.

Ouyang vysvetlil, že počas procesu návrhu môžu dizajnéri obvodov mať predstavu o úrovniach výkonu rôznych čipov umiestnených v module, ale nemusia vedieť, či sú tieto úrovne výkonu v medziach spoľahlivosti. Tento diagram určuje bezpečnú oblasť napájania až pre tri čipy v chipletovom module. Tím vyvinul automatickú kalkulačku výkonu pre viac čipov.

 

03 Kvantifikujte tepelný odpor

Dokážeme pochopiť, ako sa teplo vedie cez kremíkový čip, dosku s plošnými spojmi, lepidlo, TIM alebo veko obalu, a použiť štandardné metódy teplotného rozdielu a výkonovej funkcie na sledovanie hodnôt teploty a odporu.

„Tepelná dráha je kvantifikovaná tromi kľúčovými hodnotami – tepelným odporom od spoja zariadenia k prostrediu, tepelným odporom od spoja po puzdro [na vrchu balenia] a tepelným odporom od spoja po obvodová doska,“ povedal Ouyang z JCET. tepelný odpor. Poznamenal, že zákazníci JCET minimálne vyžadujú θja, θjc a θjb, ktoré potom používajú pri návrhu systému. Môžu vyžadovať, aby daný tepelný odpor neprekračoval špecifickú hodnotu, a môžu vyžadovať, aby dizajn balenia zabezpečoval tento výkon. (Podrobnosti nájdete v dokumente JESD51-12 spoločnosti JEDEC, Pokyny pre podávanie správ a používanie tepelných informácií o balíkoch).

 

  Tepelná simulácia je najhospodárnejší spôsob, ako preskúmať výber a prispôsobenie materiálov. Simuláciou čipu v prevádzkovom stave zvyčajne nájdeme jedno alebo viac horúcich miest, takže môžeme pridať meď do základného materiálu pod horúcimi miestami, aby sme uľahčili odvod tepla; alebo zmeňte obalový materiál a pridajte chladič. Systémový integrátor môže určiť, že tepelné odpory θja, θjc a θjb nesmú prekročiť určité hodnoty. Normálne by sa teplota kremíkového spojenia mala udržiavať pod 125 stupňov.

Po dokončení simulácie vykoná továreň na balenie návrh experimentov (DOE), aby sa dospelo ku konečnému riešeniu balenia.

04 Zvoľte TIM

V obale sa viac ako 90 % tepla odvádza cez obal z hornej časti čipu do chladiča, zvyčajne eloxovaných vertikálnych rebier na báze hliníka. Medzi čip a obal je umiestnený materiál tepelného rozhrania (TIM) s vysokou tepelnou vodivosťou, ktorý pomáha pri prenose tepla. TIM novej generácie pre CPU zahŕňajú zliatiny plechu, ako je indium a cín, ako aj strieborný spekaný cín s vodivosťou 60 W/mK a 50 W/mK.

Keďže výrobcovia prechádzajú SoC na čipletové procesy, je potrebných viac TIM s rôznymi vlastnosťami a hrúbkami.

YoungDo Kweon, senior riaditeľ výskumu a vývoja spoločnosti Amkor, uviedol, že v prípade systémov s vysokou hustotou má tepelný odpor TIM medzi čipom a obalom väčší vplyv na celkový tepelný odpor zabaleného modulu. Trendy napájania sa dramaticky zvyšujú, najmä pre logiku, preto sa zameriavame na udržiavanie nízkych teplôt spojov, aby sme zaistili spoľahlivú prevádzku polovodičov. Aj keď dodávatelia TIM poskytujú hodnoty tepelného odporu svojich materiálov, v skutočnosti je tepelný odpor od čipu po obal (θjc) ovplyvnený samotným procesom montáže, vrátane kvality spojenia a kontaktnej plochy medzi čipom a TIM. Poznamenal, že testovanie so skutočnými montážnymi nástrojmi a spojovacími materiálmi v kontrolovanom prostredí je rozhodujúce pre pochopenie skutočného tepelného výkonu a výber najlepšieho TIM pre kvalifikáciu zákazníka.

Osobitným problémom sú medzery. Parry zo spoločnosti Siemens povedal: "Použitie materiálov v obaloch je veľkou výzvou. Už vieme, že materiálové vlastnosti lepidla alebo lepidla a spôsob, akým materiál zmáča povrch, ovplyvnia celkový tepelný odpor, ktorý daný materiál predstavuje." teda kontaktný odpor Veľa závisí od toho, ako materiál prúdi do povrchu bez vytvárania nedokonalostí, ktoré vytvárajú dodatočný odpor voči tepelnému toku.

 

05 Riešenie problémov s teplom inak

Výrobcovia čipov hľadajú spôsoby, ako vyriešiť problém s rozptylom tepla. Randy White, programový manažér pamäťových riešení v Keysight Technologies, povedal: "Metóda balenia zostáva rovnaká, ak zmenšíte veľkosť čipu o štvrtinu, zrýchli sa. Môžu existovať určité rozdiely v integrite signálu. Kvôli externým kľúčom balíka Spojovací drôt ide do čipu a čím dlhší je drôt, tým väčšia je indukčnosť, takže je tu časť s elektrickým výkonom. Ako teda rozptýlite toľko energie v dostatočne malom priestore? ."

To viedlo k významným investíciám do špičkového výskumu spájania, ktorý sa zdanlivo zameriava na hybridné lepenie. Hybridné viazanie je však drahé a zostáva obmedzené na vysokovýkonné aplikácie typu procesora, pričom TSMC je v súčasnosti jednou z mála spoločností, ktoré túto technológiu ponúkajú. Vyhliadky na kombinovanie fotónov na čipoch CMOS alebo nitridu gália na kremíku sú však sľubné.

06 Záver

Prvotnou myšlienkou pokročilého balenia je, že bude fungovať ako kocky Lego – čipy vyvinuté v rôznych procesných uzloch je možné poskladať dohromady a problémy s teplom sa zmiernia. To však niečo stojí. Z hľadiska výkonu a výkonu je dôležitá vzdialenosť, ktorú signál potrebuje prekonať, a obvody, ktoré sú vždy zapnuté alebo musia zostať čiastočne otvorené, môžu ovplyvniť tepelný výkon. Rozdelenie čipu na viacero častí na zvýšenie výťažnosti a flexibility nie je také jednoduché, ako sa zdá. Každé prepojenie v balíku musí byť optimalizované a hotspoty už nie sú obmedzené na jeden čip.

Skoré modelovacie nástroje by sa mohli použiť na vylúčenie rôznych kombinácií čipov, čo by dizajnérom komplexných modulov poskytlo veľkú podporu. V tejto ére neustále sa zvyšujúcich výkonových hustôt zostane tepelná simulácia a zavádzanie nových TIM zásadným.